Вход Зарегистрироваться
Обзор
Проекты с открытым исходным кодом > Cutting-edge Technology > Smart Hardware &&
Сканировать QR-код WeChat для оплаты
Отмена
Платеж завершен
Смотреть
Отписаться Следить за всеми активностями Следить только за динамикой выпуска обновлений Подписаться без уведомления
1 В избранное 0 Ответвления 0

OSCHINA-MIRROR/fengshuaigit-Miz702_HDMI

Код Задачи 0 Запросы на слияние 0 Wiki Статистика
В этом репозитории не указан файл с открытой лицензией (LICENSE). При использовании обратитесь к конкретному описанию проекта и его зависимостям в коде.
Выбранная лицензия для репозитория проекта основана на лицензии, используемой основной веткой репозитория
Клонировать/Скачать
HTTPS SSH SVN SVN+SSH
Копировать
Скачать ZIP
adv7511_zed.xpr 10 КБ
Копировать Редактировать Web IDE Исходные данные Просмотреть построчно История
fengshuai Отправлено 04.12.2015 19:11 afa0961
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219
<?xml version="1.0" encoding="UTF-8"?>

<!-- Product Version: Vivado v2015.2 (64-bit)              -->

<!--                                                         -->

<!-- Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.   -->



<Project Version="7" Minor="5" Path="f:/Miz702/hdl/projects/adv7511/zed/adv7511_zed.xpr">

  <DefaultLaunch Dir="$PRUNDIR"/>

  <Configuration>

    <Option Name="Id" Val="26fcb5c4b59b41c18a5bea4f18d60577"/>

    <Option Name="Part" Val="xc7z020clg484-1"/>

    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>

    <Option Name="BoardPart" Val="em.avnet.com:zed:part0:1.3"/>

    <Option Name="ActiveSimSet" Val="sim_1"/>

    <Option Name="DefaultLib" Val="xil_defaultlib"/>

    <Option Name="IPRepoPath" Val="$PPRDIR/../../../library"/>

    <Option Name="EnableCoreContainer" Val="FALSE"/>

    <Option Name="EnableCoreContainerForIPI" Val="FALSE"/>

  </Configuration>

  <FileSets Version="1" Minor="31">

    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">

      <Filter Type="Srcs"/>

      <File Path="$PSRCDIR/sources_1/bd/system/system.bd">

        <FileInfo>

          <Attr Name="UsedIn" Val="synthesis"/>

          <Attr Name="UsedIn" Val="implementation"/>

          <Attr Name="UsedIn" Val="simulation"/>

        </FileInfo>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="hw_handoff/system_bd.tcl"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="hdl/system.hwdef"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="hw_handoff/system.hwh"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="system_ooc.xdc"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="hdl/system.v"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_auto_pc_1/system_auto_pc_1.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_auto_pc_0/system_auto_pc_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_cpu_interconnect_0/system_axi_cpu_interconnect_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_audio_clkgen_0/system_sys_audio_clkgen_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_spdif_tx_core_0/system_axi_spdif_tx_core_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_hdmi_clkgen_0/system_axi_hdmi_clkgen_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_rstgen_0/system_sys_rstgen_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_concat_intc_0/system_sys_concat_intc_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_ps7_0/system_sys_ps7_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_hp0_interconnect_0/system_axi_hp0_interconnect_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_iic_fmc_0/system_axi_iic_fmc_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_i2s_adi_0/system_axi_i2s_adi_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_xbar_0/system_xbar_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_hdmi_dma_0/system_axi_hdmi_dma_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_hdmi_core_0/system_axi_hdmi_core_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_logic_inv_0/system_sys_logic_inv_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_sys_i2c_mixer_0/system_sys_i2c_mixer_0.xci"/>

        <CompFileExtendedInfo CompFileName="system.bd" FileRelPathName="ip/system_axi_iic_main_0/system_axi_iic_main_0.xci"/>

      </File>

      <File Path="$PSRCDIR/sources_1/imports/hdl/system_wrapper.v">

        <FileInfo>

          <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v"/>

          <Attr Name="ImportTime" Val="1449039244"/>

          <Attr Name="UsedIn" Val="synthesis"/>

          <Attr Name="UsedIn" Val="implementation"/>

          <Attr Name="UsedIn" Val="simulation"/>

        </FileInfo>

      </File>

      <File Path="$PPRDIR/../../../library/common/ad_iobuf.v">

        <FileInfo>

          <Attr Name="UsedIn" Val="synthesis"/>

          <Attr Name="UsedIn" Val="implementation"/>

          <Attr Name="UsedIn" Val="simulation"/>

        </FileInfo>

      </File>

      <File Path="$PPRDIR/system_top.v">

        <FileInfo>

          <Attr Name="UsedIn" Val="synthesis"/>

          <Attr Name="UsedIn" Val="implementation"/>

          <Attr Name="UsedIn" Val="simulation"/>

        </FileInfo>

      </File>

      <File Path="$PPRDIR/../../common/zed/zed_system_constr.xdc">

        <FileInfo>

          <Attr Name="UsedIn" Val="synthesis"/>

          <Attr Name="UsedIn" Val="implementation"/>

        </FileInfo>

      </File>

      <Config>

        <Option Name="DesignMode" Val="RTL"/>

        <Option Name="TopModule" Val="system_top"/>

      </Config>

    </FileSet>

    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">

      <Filter Type="Constrs"/>

      <Config>

        <Option Name="ConstrsType" Val="XDC"/>

      </Config>

    </FileSet>

    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">

      <Filter Type="Srcs"/>

      <Config>

        <Option Name="DesignMode" Val="RTL"/>

        <Option Name="TopModule" Val="system_top"/>

        <Option Name="TopLib" Val="xil_defaultlib"/>

        <Option Name="TopAutoSet" Val="TRUE"/>

        <Option Name="SrcSet" Val="sources_1"/>

      </Config>

    </FileSet>

  </FileSets>

  <Simulators>

    <Simulator Name="XSim">

      <Option Name="Description" Val="Vivado Simulator"/>

      <Option Name="CompiledLib" Val="0"/>

    </Simulator>

    <Simulator Name="ModelSim">

      <Option Name="Description" Val="ModelSim Simulator"/>

    </Simulator>

    <Simulator Name="Questa">

      <Option Name="Description" Val="Questa Advanced Simulator"/>

    </Simulator>

    <Simulator Name="IES">

      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>

    </Simulator>

    <Simulator Name="VCS">

      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>

    </Simulator>

    <Simulator Name="Riviera">

      <Option Name="Description" Val="Riviera-PRO Simulator"/>

    </Simulator>

    <Simulator Name="ActiveHDL">

      <Option Name="Description" Val="Active-HDL Simulator"/>

    </Simulator>

  </Simulators>

  <Runs Version="1" Minor="9">

    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7z020clg484-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1">

      <Strategy Version="1" Minor="2">

        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>

        <Step Id="synth_design"/>

      </Strategy>

      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>

    </Run>

    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7z020clg484-1" ConstrsSet="constrs_1" Description="Uses multiple algorithms for optimization, placement, and routing to get potentially better results." State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1">

      <Strategy Version="1" Minor="2">

        <StratHandle Name="Performance_Explore" Flow="Vivado Implementation 2015"/>

        <Step Id="init_design"/>

        <Step Id="opt_design">

          <Option Id="Directive">0</Option>

        </Step>

        <Step Id="power_opt_design"/>

        <Step Id="place_design">

          <Option Id="Directive">0</Option>

        </Step>

        <Step Id="post_place_power_opt_design"/>

        <Step Id="phys_opt_design" EnableStepBool="1">

          <Option Id="Directive">0</Option>

        </Step>

        <Step Id="route_design">

          <Option Id="Directive">0</Option>

        </Step>

        <Step Id="post_route_phys_opt_design"/>

        <Step Id="write_bitstream"/>

      </Strategy>

      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>

    </Run>

  </Runs>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="INFO"/>

    <MsgAttr Name="Id" Val="BD 41-1348"/>

    <MsgAttr Name="Severity" Val="ANY"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="INFO"/>

    <MsgAttr Name="Id" Val="BD 41-1343"/>

    <MsgAttr Name="Severity" Val="ANY"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="INFO"/>

    <MsgAttr Name="Id" Val="BD 41-1306"/>

    <MsgAttr Name="Severity" Val="ANY"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="INFO"/>

    <MsgAttr Name="Id" Val="IP_Flow 19-1687"/>

    <MsgAttr Name="Severity" Val="ANY"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="INFO"/>

    <MsgAttr Name="Id" Val="filemgmt 20-1763"/>

    <MsgAttr Name="Severity" Val="ANY"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

  <MsgRule>

    <MsgAttr Name="RuleType" Val="1"/>

    <MsgAttr Name="Limit" Val="-1"/>

    <MsgAttr Name="NewSeverity" Val="ERROR"/>

    <MsgAttr Name="Id" Val="BD 41-1276"/>

    <MsgAttr Name="Severity" Val="CRITICAL WARNING"/>

    <MsgAttr Name="ShowRule" Val="1"/>

    <MsgAttr Name="RuleSource" Val="2"/>

    <MsgAttr Name="StringIsRegExp" Val="0"/>

  </MsgRule>

</Project>

Опубликовать ( 0 )

Вы можете оставить комментарий после Вход в систему

1
https://api.gitlife.ru/oschina-mirror/fengshuaigit-Miz702_HDMI.git
git@api.gitlife.ru:oschina-mirror/fengshuaigit-Miz702_HDMI.git
oschina-mirror
fengshuaigit-Miz702_HDMI
fengshuaigit-Miz702_HDMI
master
Опубликовать
Отчет о репозитории
Вернуться к началу