1 В избранное 0 Ответвления 0

OSCHINA-MIRROR/xiaoqiangshijie-riscv_spark

Присоединиться к Gitlife
Откройте для себя и примите участие в публичных проектах с открытым исходным кодом с участием более 10 миллионов разработчиков. Приватные репозитории также полностью бесплатны :)
Присоединиться бесплатно
В этом репозитории не указан файл с открытой лицензией (LICENSE). При использовании обратитесь к конкретному описанию проекта и его зависимостям в коде.
Клонировать/Скачать
Внести вклад в разработку кода
Синхронизировать код
Отмена
Подсказка: Поскольку Git не поддерживает пустые директории, создание директории приведёт к созданию пустого файла .keep.
Loading...
README.md

Руководство по использованию riscv_spark

Доступ к сертификату: введите в терминале lmli2 для получения сертификата verdi.

Ассемблерный симулятор одного из RISC-V наборов инструкций: ассемблерный симулятор.

Задачи на 2024 год

  • Добавить поддержку делителя: выполнено.

  • Запустить simple.c: выполнено.

  • Поддержка инструкций CSR:

    • Изменить модуль декодирования: выполнено.
    • Изменить исполнительный модуль: выполнено.
    • Добавить модуль CSR: выполнено.
    • Провести тестирование: выполнено.
  • Модифицировать модуль de для распознавания инструкции ecall и добавить флаги для всех инструкций.

  • Увеличить поддержку прерываний, синхронизировать прерывания ecall:

    • Изменить программное обеспечение для обработки прерываний: выполнено.
    • Добавить модуль clint: выполнено.
    • Измененить соединение между модулями de и clint.
    • Измененить соединение между модулями alu и clint.
    • Модифицировать верхний уровень.
    • Возможно, потребуется изменить соединение между модулями ctrl и clint.
    • Изменить спецификацию команд.
  • Увеличить поддержку прерываний, запустить timer.c:

    • Поддерживать синхронизацию прерываний ecall.
    • Добавить модуль clint.
    • Модифицировать модуль alu.
    • Отладить программное обеспечение.
    • Провести тестирование.
  • Добавить шину AHB.

  • Добавить кэш инструкций icache и данных dcache.

  • Добавить модуль plic для ядра.

  • Добавить MMU в передний конец.

  • Добавить предсказание ветвлений.

停车坐爱枫林晚,霜叶红于二月花

Это изображение

Комментарии ( 0 )

Вы можете оставить комментарий после Вход в систему

Введение

Оригинальный stream_core процессор, ядра в процессе постоянного обновления. Развернуть Свернуть
Отмена

Обновления

Пока нет обновлений

Участники

все

Недавние действия

Загрузить больше
Больше нет результатов для загрузки
1
https://api.gitlife.ru/oschina-mirror/xiaoqiangshijie-riscv_spark.git
git@api.gitlife.ru:oschina-mirror/xiaoqiangshijie-riscv_spark.git
oschina-mirror
xiaoqiangshijie-riscv_spark
xiaoqiangshijie-riscv_spark
master