1 В избранное 0 Ответвления 0

OSCHINA-MIRROR/youxiaoquan-VerilogHDL-Tutorial

Присоединиться к Gitlife
Откройте для себя и примите участие в публичных проектах с открытым исходным кодом с участием более 10 миллионов разработчиков. Приватные репозитории также полностью бесплатны :)
Присоединиться бесплатно
Клонировать/Скачать
Внести вклад в разработку кода
Синхронизировать код
Отмена
Подсказка: Поскольку Git не поддерживает пустые директории, создание директории приведёт к созданию пустого файла .keep.
Loading...
README.en.md

VerilogHDL-Tutorial

Описание

Учебное пособие по применению FPGA и Verilog HDL, включая ментальную карту курса, примеры из каждой главы, исходные коды для каждого эксперимента и комплексные примеры экспериментов.

Архитектура программного обеспечения

Описание архитектуры программного обеспечения.

Установка

  1. xxxx
  2. xxxx
  3. xxxx

Инструкции

  1. xxxx
  2. xxxx
  3. xxxx

Вклад

  1. Форкните репозиторий.
  2. Создайте ветку Feat_xxx.
  3. Зафиксируйте свой код.
  4. Создайте запрос на слияние.

Функции Gitee

  1. Вы можете использовать файлы Readme_XXX.md для поддержки разных языков, таких как Readme_en.md, Readme_zh.md.
  2. Блог Gitee blog.gitee.com.
  3. Изучите проект с открытым исходным кодом https://gitee.com/explore.
  4. Самый ценный проект с открытым исходным кодом — GVP GVP.
  5. Руководство Gitee https://gitee.com/help.
  6. Самые популярные участники https://gitee.com/gitee-stars/.

Комментарии ( 0 )

Вы можете оставить комментарий после Вход в систему

Введение

Учебное пособие по применению FPGA и Verilog HDL, включая ментальную карту курса, примеры из разных глав, исходные коды различных экспериментов, а также комплексные лабораторные работы. Развернуть Свернуть
GPL-2.0
Отмена

Обновления

Пока нет обновлений

Участники

все

Недавние действия

Загрузить больше
Больше нет результатов для загрузки
1
https://api.gitlife.ru/oschina-mirror/youxiaoquan-VerilogHDL-Tutorial.git
git@api.gitlife.ru:oschina-mirror/youxiaoquan-VerilogHDL-Tutorial.git
oschina-mirror
youxiaoquan-VerilogHDL-Tutorial
youxiaoquan-VerilogHDL-Tutorial
master